PLFM_RADAR 雷达平台

AERIS-10 开源相控阵雷达简介

AERIS-10 是一款工作于 10.5 GHz 的开源低成本相控阵雷达系统，采用脉冲线性调频（LFM）调制。系统提供两种探测距离版本：AERIS-10N（Nexus），最大作用距离 3 km，配 8×16 贴片天线阵列；AERIS-10X（Extended），最大作用距禂 20 km，配 32×16 介质填充缝隙波导阵列。项目面向高校研究人员、无人机开发者及高级软件无线电（SDR）爱好者，用于开展波束赋形、脉冲压缩、多普勒处理与目标跟踪等实验。

核心特性

• 完全开源的硬件与软件，包含原理图、PCB 布局、固件与上位机软件
• 电子扫描范围：方位与俯仰均为 ±45°
• 机载 FPGA 实时执行脉冲压缩、多普勒 FFT、动目标显示（MTI）与恒虚警率（CFAR）检测
• 基于 Python 的图形界面，集成地图显示
• 支持 GPS/IMU 实时位姿校正
• 模块化设计：电源管理、频率合成、射频主板相互独立

系统架构

系统由以下子系统组成：

• 电源管理板：通过微控制器保证上电/断电时序，输出各模块所需电压。
• 频率合成器板：以 AD9523-1 低抖动时钟发生器为参考，向 RX/TX 频率合成器（ADF4382）、DAC、ADC、FPGA 提供相位对齐时钟。
• 主板：包含 DAC 产生 LFM 啁啾信号、两片 LTC5552 微波混频器（用于上变频与中频下变频）、4 片 ADAR1000 四通道移相器（RX/TX 波束赋形）、16 片 ADTR1107 前端芯片（RX 链路用作低噪声放大、TX 链路用作功放）。
• FPGA（XC7A50T）：负责啁啾产生、ADC 原始数据采集、混合自动增益控制（FPGA/STM32/GUI 跨层闭环）、I/Q 基带下变频、抽取滤波、FFT、脉冲压缩、多普勒与 CFAR 处理，以及 USB 接口。
• STM32F746 微控制器：负责上电时序、与 FPGA 通信以及各类外设配置，包括 AD9523-1、ADF4382、ADAR1000、ADS7830 电流监测（每通道 5 mΩ 取样电阻配合 INA241A3）、DAC5578 栅压控制（启动时闭环校准到目标静态工作电流）、UM982 GPS 模块（用于地图定位与目标位置标注）、GY-85 IMU（俯仰横滚修正）、BMP180 气压计、步进电机、热敏电阻与冷却风扇（超温自动启动）、射频开关等。
• 功放板：仅 AERIS-10X 版本配置，采用 QPA2962 GaN 功放，每通道 10 W，共 16 通道。
• 天线阵列：按版本选择贴片阵或缝隙波导阵。
• 机械部件：包括滑环、步进电机及驱动器、冷却风扇与机箱。

信号处理流水线

处理流程依次为：DAC 生成 LFM 啁啾 → LTC5552 混频完成上下变频 → ADAR1000 控制 16 个阵元实现波束指向 → FPGA 进行 ADC 数据采集、I/Q 下变频、CIC/FIR 抽取滤波、脉冲压缩、多普勒 FFT、MTI 与 CFAR 检测 → STM32 完成电源时序、外设初始化、GPS/IMU 融合与电机控制 → Python GUI 实时绘制目标轨迹。

技术参数

仓库文件组织

为保持仓库根目录整洁，生成物按以下规则归档：

• 已发布报告（GitHub Pages 跟踪）：docs/
• 仿真输出（本地，已忽略）：5_Simulations/generated/
• FPGA/Vivado 生成物（本地，已忽略）：9_Firmware/9_2_FPGA/reports/
• 可复用 FPGA 自动化脚本（跟踪）：9_Firmware/9_2_FPGA/scripts/

不要将生成物留在仓库根目录。

入门准备

需具备雷达基础知识、PCB 装配经验、Python 3.8+（用于 GUI）以及 Vivado 开发工具（用于修改信号处理逻辑）。硬件生产文件位于 /4_Schematics and Boards Layout/4_7_Production Files，包括 PCB、BOM、CPL；原理图位于同级目录下的 4_6_Schematics；机械图纸位于 /8_Utils/Mechanical_Drawings。

许可证

硬件设计文件（原理图、PCB、BOM、Gerber、机械图纸）采用 CERN-OHL-P v2 许可证；FPGA 代码（VHDL/Verilog）、STM32 固件与 Python 软件采用 MIT 许可证。完整文本见 LICENSE 文件。